Allgemeng ass et schwéier e klenge Betrag vun Echec an der Entwécklung, Produktioun an Notzung vun semiconductor Apparater ze vermeiden.Mat der kontinuéierlecher Verbesserung vun de Produktqualitéitsufuerderunge gëtt d'Feeleranalyse ëmmer méi wichteg.Andeems Dir spezifesch Echec Chips analyséiert, Et kann Circuit Designer hëllefen d'Defekter vum Apparatdesign ze fannen, de Mëssmatch vu Prozessparameter, den onverständlechen Design vum Peripheriekrees oder Mëssbrauch verursaacht vum Problem.D'Noutwennegkeet vun der Echec Analyse vun semiconductor Apparater ass haaptsächlech an de folgenden Aspekter manifestéiert:
(1) Feeler Analyse ass e noutwendege Mëttel fir den Ausfallmechanismus vum Apparat Chip ze bestëmmen;
(2) Echec Analyse gëtt néideg Basis an Informatiounen fir effikass Feeler Diagnos;
(3) Echec Analyse gëtt néideg Feedback Informatiounen fir Design Ingenieuren kontinuéierlech verbesseren oder reparéieren den Chip Design a maachen et méi raisonnabel am Aklang mat der Design Spezifizéierung;
(4) Echec Analyse kann néideg Zousaz fir Produktioun Test bidden an déi néideg Informatiounen Basis fir Optimisatioun vun Verifikatioun Test Prozess.
Fir d'Feeleanalyse vun Hallefleitdioden, Audionen oder integréierte Circuiten, sollten d'elektresch Parameteren als éischt getest ginn, an no der Erscheinungsinspektioun ënner dem opteschen Mikroskop sollt d'Verpakung geläscht ginn.Wärend d'Integritéit vun der Chipfunktioun behalen, sollten déi intern an extern Leads, Bindungspunkten an d'Uewerfläch vum Chip sou wäit wéi méiglech gehale ginn, fir op den nächste Schrëtt vun der Analyse ze preparéieren.
Benotzt Scannenelektronenmikroskopie an Energiespektrum fir dës Analyse ze maachen: d'Observatioun vun der mikroskopescher Morphologie abegraff, d'Feelpunktssich, d'Defektpunktobservatioun an d'Location, d'präzis Messung vun der mikroskopescher Geometriegréisst vum Apparat a rau Uewerflächpotenzialverdeelung an d'Logik Uerteel vum digitale Paart Circuit (mat Spannungskontrastbildmethod);Benotzt Energiespektrometer oder Spektrometer fir dës Analyse ze maachen huet: mikroskopesch Elementkompositiounsanalyse, Materialstruktur oder Pollutantanalyse.
01. Fläch Mängel a Burns vun semiconductor Apparater
Uewerfläch Mängel a Verbrenne vun semiconductor Apparater sinn souwuel gemeinsam Echec Modus, wéi an der Figur 1 gewisen, déi de Defekt vun der gereinegt Layer vun integréiert Circuit ass.
Figur 2 weist d'Uewerfläch Defekt vun der metallized Layer vun der integréiert Circuit.
Figur 3 weist den Decompte Kanal tëscht den zwee Metal Läischte vun der integréiert Circuit.
Figur 4 weist d'Metallstreifen Zesummebroch an d'Skew Deformatioun op der Loftbréck am Mikrowellenapparat.
Figure 5 weist de Gitterausbrennung vum Mikrowellenröhre.
Figur 6 weist de mechanesche Schued un der integréiert elektresch metallized Drot.
Figur 7 weist d'Mesa Diode Chip Ouverture an Defekt.
Figur 8 weist den Decompte vun der Schutzdiode am Input vum integréierte Circuit.
Figur 9 weist, datt d'Uewerfläch vun der integréiert Circuit Chip duerch mechanesch Impakt beschiedegt ass.
Figur 10 weist déi partiell burnout vun der integréiert Circuit Chip.
Figur 11 weist d'Diode Chip war gebrach a schwéier verbrannt, an der Decompte Punkten verwandelt an Schmelze Staat.
Figur 12 weist de Gallium Nitride Mikrowellenkraaftröhrchip verbrannt, an de verbrannte Punkt stellt e geschmollte Sputterzoustand.
02. Elektrostatesch Decompte
Semiconductor Apparater vun Fabrikatioun, Verpakung, Transport bis op de Circuit Verwaltungsrot fir Insertion, Schweess, Maschinn Assemblée an aner Prozesser sinn ënner der Bedrohung vun statesch Elektrizitéit.An dësem Prozess gëtt den Transport beschiedegt duerch heefeg Bewegung an einfach Belaaschtung fir de statesche Elektrizitéit generéiert vun der Äussewelt.Dofir sollt speziell Opmierksamkeet op den elektrostatesche Schutz während der Iwwerdroung an dem Transport bezuelt ginn fir Verloschter ze reduzéieren.
An semiconductor Apparater mat unipolare MOS Rouer an MOS integréiert Circuit ass besonnesch empfindlech op statesch Elektrizitéit, besonnesch MOS Rouer, well seng eege Input Resistenz ass ganz héich, an der Gate-Quell Elektroden Kapazitéit ass ganz kleng, also et ass ganz einfach ze sinn. betraff vun externen elektromagnetesche Feld oder elektrostatesch Induktioun a gelueden, a wéinst der elektrostatescher Generatioun ass et schwéier d'Laascht an der Zäit ze entlaaschten, Dofir ass et einfach d'Akkumulation vu statesche Elektrizitéit zum momentanen Decompte vum Apparat ze verursaachen.D'Form vun elektrostateschen Decompte ass haaptsächlech elektresch genial Decompte, dat heescht, déi dënn Oxidschicht vum Gitter gëtt ofgebrach, a bildt e Pinhole, deen d'Lück tëscht dem Gitter an der Quell oder tëscht dem Gitter an dem Drain verkierzt.
A relativ zu MOS Rouer MOS integréiert Circuit antistatesch Decompte Fäegkeet ass relativ liicht besser, well den Input Terminal vum MOS integréierte Circuit mat Schutzdiode ausgestatt ass.Wann et eng grouss elektrostatesch Spannung oder Iwwerspannung an déi meescht vun de Schutzdioden ass, kënnen op de Buedem geschalt ginn, awer wann d'Spannung ze héich ass oder den momentanen Verstärkungsstroum ze grouss ass, heiansdo wäerten d'Schutzdioden sech selwer, wéi an der Figur gewisen. 8.
Déi verschidde Biller, déi an der Figur 13 gewise ginn, sinn déi elektrostatesch Decompte Topographie vum MOS integréierte Circuit.Den Zerfallpunkt ass kleng an déif, stellt e geschmollte Sputterzoustand.
Figur 14 weist d'Erscheinung vun elektrostateschen Decompte vun der Magnéitfeld Kapp vun engem Computer Festplack.
Post Zäit: Jul-08-2023