Wéi gi Chips hiergestallt? Beschreiwung vum Prozessprozess Schrëtt

Aus der Entwécklungsgeschicht vum Chip geet ervir, datt d'Entwécklungsrichtung héich Geschwindegkeet, héich Frequenz a niddrege Stroumverbrauch ass. De Chip-Fabrikatiounsprozess ëmfaasst haaptsächlech Chip-Design, Chip-Fabrikatioun, Verpackungsfabrikatioun, Käschteprüfung an aner Verbindungen, dorënner ass de Chip-Fabrikatiounsprozess besonnesch komplex. Kucke mer eis de Chip-Fabrikatiounsprozess un, besonnesch de Chip-Fabrikatiounsprozess.

Déi éischt ass den Chip-Design, no den Designufuerderungen, dem generéierte "Muster"

1, d'Rohmaterial vum Chipwafer
D'Zesummesetzung vum Wafer besteet aus Silizium, dat duerch Quarzsand raffinéiert gëtt, d'Siliziumelement aus dem Wafer gëtt gereinegt (99,999%), an duerno gëtt dat rengt Silizium zu Siliziumstangen ëmgewandelt, déi zum Quarz-Halbleitermaterial fir d'Hierstellung vun integréierte Schaltkreesser ginn. D'Scheif ass de spezifesche Besoin vun der Chipproduktiounswafer. Wat dënn de Wafer ass, wat d'Produktiounskäschte méi niddreg sinn, awer wat d'Prozessufuerderunge méi héich sinn.
2. Waferbeschichtung
D'Waferbeschichtung kann Oxidatioun an Temperatur widderstoen, an d'Material ass eng Aart Photoresistenz.
3, Entwécklung, Ätzung vu Waferlithographie
De Prozess benotzt Chemikalien, déi empfindlech op UV-Liicht sinn, wat se mëll mécht. D'Form vum Chip kann duerch d'Kontroll vun der Positioun vun der Schietung kritt ginn. Siliziumwafere gi mat Photoresist beschichtet, sou datt se sech am ultraviolett Liicht opléisen. Hei kann déi éischt Schietung ugewannt ginn, sou datt den Deel vum UV-Liicht opgeléist gëtt, deen dann mat engem Léisungsmëttel ewechgewäsch ka ginn. Sou huet de Rescht déiselwecht Form wéi d'Schietung, wat mir wëllen. Dëst gëtt eis déi Siliziumdioxid-Schicht, déi mir brauchen.
4, Onreinheeten derbäisetzen
Ionen ginn an de Wafer implantéiert fir déi entspriechend P- an N-Halbleiter ze generéieren.
De Prozess fänkt mat enger fräigeleeëner Fläch op engem Siliziumwafer un a gëtt an eng Mëschung aus chemeschen Ionen geluecht. De Prozess ännert d'Aart a Weis wéi d'Dotierungszon Elektrizitéit leet, sou datt all Transistor un-, aus- oder unschalte kann. Einfach Chips kënnen nëmmen eng Schicht benotzen, awer komplex Chips hunn dacks vill Schichten, an de Prozess gëtt ëmmer erëm widderholl, woubei déi verschidde Schichten duerch eng oppe Fënster verbonne sinn. Dëst ass ähnlech wéi de Produktiounsprinzip vun der Layer-PCB-Plack. Méi komplex Chips kënnen e puer Schichten aus Siliziumdioxid erfuerderen, wat duerch widderholl Lithographie an de Prozess uewen erreecht ka ginn, wouduerch eng dräidimensional Struktur entsteet.
5. Wafer Testen
Nom uewe genannten Prozesser huet de Wafer e Gitter aus Kären geformt. Déi elektresch Charakteristike vun all Kär goufen duerch 'Nadelmiessung' ënnersicht. Am Allgemengen ass d'Zuel vun de Kären vun all Chip enorm, an et ass e ganz komplexe Prozess fir e Pin-Testmodus z'organiséieren, wat d'Masseproduktioun vu Modeller mat de selwechte Chip-Spezifikatioune sou wäit wéi méiglech während der Produktioun erfuerdert. Wat méi grouss de Volume ass, wat méi niddreg déi relativ Käschte sinn, wat ee vun de Grënn ass, firwat Mainstream-Chip-Geräter sou bëlleg sinn.
6. Kapselung
Nodeems de Wafer hiergestallt gouf, gëtt de Pin fixéiert, a verschidde Verpackungsforme ginn no den Ufuerderungen produzéiert. Dëst ass de Grond, firwat dee selwechte Chipkär verschidde Verpackungsforme kann hunn. Zum Beispill: DIP, QFP, PLCC, QFN, etc. Dëst gëtt haaptsächlech vun den Uwendungsgewunnechten vun de Benotzer, dem Uwendungsëmfeld, dem Maartformat an anere periphere Faktoren bestëmmt.

7. Testen a Verpackung
Nodeems de genannte Prozess ofgeschloss ass, ass d'Chipfabrikatioun ofgeschloss. Dëse Schrëtt besteet doran, de Chip ze testen, déi defekt Produkter an d'Verpakung ze entfernen.
Dat Uewendriwwer ass den Inhalt vum Chip-Fabrikatiounsprozess, dee vu Create Core Detection organiséiert gouf. Ech hoffen, et hëlleft Iech. Eis Firma huet professionell Ingenieuren an en Elite-Team aus der Industrie, 3 standardiséiert Laboratoiren, eng Laborfläch vu méi wéi 1800 Quadratmeter, déi d'Verifizéierung vun den Tester vun elektronesche Komponenten, d'Identifikatioun vun ICs, d'Materialauswiel vum Produktdesign, d'Feeleranalyse, d'Funktiounstester, d'Inspektioun vun Material, déi an der Fabréck ukomm sinn, an d'Testband an aner Testprojeten duerchféiere kann.