Vun der Entwécklungsgeschicht vum Chip ass d'Entwécklungsrichtung vum Chip héich Geschwindegkeet, héich Frequenz, niddereg Stroumverbrauch.Chip Fabrikatioun Prozess enthält haaptsächlech Chip Design, Chip Fabrikatioun, Verpakung Fabrikatioun, Käschte Testen an aner Linken, dorënner de Chip Fabrikatioun Prozess besonnesch komplex ass.Loosst eis den Chip Fabrikatiounsprozess kucken, besonnesch den Chip Fabrikatiounsprozess.
Déi éischt ass den Chip Design, laut den Design Ufuerderunge, déi generéiert "Muster"
1, de Rohmaterial vun der Chipwafer
D'Zesummesetzung vum Wafer ass Silizium, Silizium gëtt duerch Quarzsand raffinéiert, de Wafer ass de Siliziumelement gëtt gereinegt (99,999%), an dann gëtt de pure Silizium zu Silizium Staang gemaach, wat de Quarz Hallefleitmaterial gëtt fir d'Fabrikatioun vun integréierte Circuit , de Slice ass de spezifesche Besoin vun der Chipproduktioun wafer.Wat méi dënn de Wafer ass, wat méi niddereg d'Produktiounskäschte sinn, awer wat méi héich d'Prozessfuerderunge sinn.
2.Wafer Beschichtung
D'Waferbeschichtung kann d'Oxidatioun an d'Temperatur widderstoen, an d'Material ass eng Aart Photoresistenz.
3, Wafer Lithographie Entwécklung, Ätzen
De Prozess benotzt Chemikalien déi empfindlech op UV-Liicht sinn, wat se erweicht.D'Form vum Chip kann kritt ginn andeems Dir d'Positioun vum Schatten kontrolléiert.Silicon wafers si mat Photoresist beschichtet sou datt se an ultraviolet Liicht opléisen.Hei kann een déi éischt Schiet applizéiert ginn, sou datt den Deel vum UV-Liicht opgeléist gëtt, wat dann mat engem Léisungsmëttel ewechgewäsch ka ginn.Also de Rescht ass déiselwecht Form wéi de Schiet, dat ass wat mir wëllen.Dëst gëtt eis d'Silika Schicht déi mir brauchen.
4, Gëftstoffer derbäi
Ionen ginn an de Wafer implantéiert fir déi entspriechend P an N Hallefleit ze generéieren.
De Prozess fänkt mat engem ausgesatem Gebitt op engem Siliziumwafer un a gëtt an eng Mëschung aus chemeschen Ionen gesat.De Prozess ännert d'Art a Weis wéi d'Dopantzone Elektrizitéit féiert, wat et erlaabt datt all Transistor Daten ausschalten, ausschalten oder droen.Einfach Chips kënnen nëmmen eng Layer benotzen, awer komplex Chips hunn dacks vill Schichten, an de Prozess gëtt ëmmer erëm widderholl, mat de verschiddene Schichten, déi duerch eng oppe Fënster verbonne sinn.Dëst ass ähnlech wéi de Produktiounsprinzip vum Layer PCB Board.Méi komplex Chips kënne verschidde Schichten vu Silica erfuerderen, wat duerch widderholl Lithographie an de Prozess hei uewen erreecht ka ginn, eng dreidimensional Struktur ze bilden.
5.Wafer Testen
No den uewe genannte Prozesser huet de Wafer e Gitter vu Kären geformt.D'elektresch Charakteristiken vun all Kär goufen duerch 'Nadelmessung' iwwerpréift.Allgemeng ass d'Zuel vun de Käre vun all Chip enorm, an et ass e ganz komplexe Prozess fir e Pin-Testmodus z'organiséieren, deen d'Massproduktioun vu Modeller mat de selwechte Chipspezifikatiounen esou wäit wéi méiglech während der Produktioun erfuerdert.Wat de Volume méi héich ass, desto méi niddreg ass d'relativ Käschte, wat ee vun de Grënn ass firwat Mainstream Chip Geräter sou bëlleg sinn.
6. Encapsulation
Nodeems de Wafer hiergestallt ass, gëtt de Pin fixéiert, a verschidde Verpackungsforme ginn no den Ufuerderunge produzéiert.Dëst ass de Grond firwat dee selwechte Chipkär verschidde Verpackungsforme ka hunn.Zum Beispill: DIP, QFP, PLCC, QFN, etc.. Dëst gëtt haaptsächlech vun de Benotzer Uwendungsgewunnechten, Applikatiounsëmfeld, Maartform an aner Peripheriefaktoren entscheet.
7. Testen a Verpakung
Nom uewe genannte Prozess ass d'Chipfabrikatioun ofgeschloss, dëse Schrëtt ass den Chip ze testen, déi defekt Produkter ze läschen a Verpakung.
Dat hei uewen ass de verbonnen Inhalt vum Chipfabrikatiounsprozess organiséiert vun Create Core Detection.Ech hoffen et wäert Iech hëllefen.Eis Firma huet professionnell Ingenieuren an d'Industrie Elite Team, huet 3 standardiséierte Laboratoiren, d'Laborfläch ass méi wéi 1800 Quadratmeter, kann elektronesch Komponenten Testverifizéierung maachen, IC richteg oder falsch Identifikatioun, Produktdesignmaterialauswiel, Echec Analyse, Funktiounstest, Fabréck erakommen Materialinspektioun a Band an aner Testprojeten.
Post Zäit: Jun-12-2023